任意波形發(fā)生器 (AWG) 是可以生成任何類(lèi)型波形的信號(hào)源?；镜?AWG 可以包括正弦波、三角波和方波等簡(jiǎn)單函數(shù)。更先進(jìn)的 AWG 可以生成直接到射頻的信號(hào)，包括復(fù)雜的數(shù)字調(diào)制方案，例如正交幅度調(diào)制 (QAM) 和正交頻率調(diào)制 (OFDM)?；?/span>AWG和高級(jí)AWG都可以創(chuàng)建自定義波形。自定義波形可以表示模擬信號(hào)，例如通信協(xié)議信號(hào)、量子物理脈沖序列、用于信令測(cè)試的不同噪聲信號(hào)，以及適用于從電力線敏感性測(cè)試到射頻放大器互調(diào)測(cè)試等應(yīng)用的低頻和高頻音調(diào)。
現(xiàn)代 AWG 可以配備用于實(shí)時(shí)閉環(huán)信號(hào)處理應(yīng)用的數(shù)字化儀。借助數(shù)字化儀，AWG 成為用于雷達(dá)和通信系統(tǒng)測(cè)試的軟件定義無(wú)線電。
AWG 是精密儀器，具有廣泛的規(guī)格。本文將闡明一些主要規(guī)范和指南，以便根據(jù)用戶要求做出決策。以下段落將首先介紹AWG的基本組件，然后討論重要的規(guī)格和功能。
AWG 的工作原理
圖 1 顯示了基本 AWG 的示例框圖。RAM存儲(chǔ)器的組織允許創(chuàng)建自定義波形序列。波形序列可以多次生成。現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA控制序列的輸出和時(shí)序)。DAC、巴倫、放大器和校正濾波器將信號(hào)的數(shù)字表示轉(zhuǎn)換為模擬輸出。
帶寬
顯然，AWG 所需的所需帶寬是需要做出的第一個(gè)重大決定。該應(yīng)用確定基帶信號(hào)發(fā)生器或射頻信號(hào)發(fā)生器是否滿足所需要求?；鶐Оl(fā)生器可以擴(kuò)展到 MHz 范圍，RF 發(fā)生器提供 GHz 帶寬。
信號(hào)保真度
確定信號(hào)的最大帶寬取決于 AWG 的采樣率以及 AWG 是否允許在多個(gè)奈奎斯特區(qū)輸出。奈奎斯特定理指出，如果采樣率是信號(hào)最高頻率分量的兩倍，則可以準(zhǔn)確地創(chuàng)建信號(hào)。輸出信號(hào)的最大頻率是采樣率為儀器一半的信號(hào)。然而，由于每個(gè)周期只有兩個(gè)數(shù)據(jù)點(diǎn)，波形很容易失真。圖2顯示了左側(cè)的曲線，該圖是以1.125 Gsamples/s采樣的2.25 GHz正弦波的輸出，每個(gè)周期產(chǎn)生兩個(gè)采樣點(diǎn)。右圖顯示了以 1 Gsamples/s 采樣率創(chuàng)建的相同 125.9 GHz 信號(hào)。更高的采樣率提供 8 個(gè)點(diǎn)/周期，從而產(chǎn)生更高質(zhì)量的正弦波。
一種在每個(gè)波形周期內(nèi)使用更多樣本來(lái)提高信號(hào)保真度的技術(shù)采用了奈奎斯特區(qū)。允許在第二奈奎斯特區(qū)輸出，每個(gè)信號(hào)周期產(chǎn)生更多的樣本，并允許更高的頻率輸出。例如，如果 AWG 的最大采樣率為 9 Gsamples/s，則奈奎斯特定理表示可以再現(xiàn) 4.5 GHz 信號(hào)。但是，波形頻率接近奈奎斯特頻率，因此每個(gè)周期只有兩個(gè)數(shù)據(jù)點(diǎn)。更好的方法是以 500 Gsamples/s 的時(shí)鐘速率生成 5 MHz 信號(hào)。然后在第二個(gè)奈奎斯特區(qū)輸出信號(hào)，該區(qū)的頻率為采樣時(shí)鐘減去生成信號(hào)的頻率，即 5 Gsamples/s – 500 MHz = 4.5 GHz。然后，AWG 輸出一個(gè) 4.5 GHz 信號(hào)，每個(gè)周期有 10 個(gè)樣本，而使用 2 Gsample/s 采樣信號(hào)的第一個(gè)奈奎斯特區(qū)輸出 9 個(gè)樣本。為獲得最佳信號(hào)保真度，請(qǐng)確保 AWG 具有足夠的時(shí)鐘速率以輸出至少 8 到 10 個(gè)數(shù)據(jù)點(diǎn)/周期的信號(hào)，并驗(yàn)證輸出級(jí)是否具有足夠的帶寬以允許在多個(gè)奈奎斯特區(qū)域輸出。此外，請(qǐng)檢查 AWG 是否具有一定范圍的采樣率，以允許創(chuàng)建大范圍的信號(hào)頻率，而不會(huì)消耗具有過(guò)多采樣點(diǎn)的低頻信號(hào)的內(nèi)存。
使用多個(gè)奈奎斯特區(qū)的代價(jià)是幅度損失。在某些AWG中，數(shù)字波形數(shù)據(jù)的編碼導(dǎo)致在奈奎斯特區(qū)產(chǎn)生sin(x)/x輸出。輸出由 sin(x)/x 函數(shù)衰減。圖 3 顯示了通過(guò) sin(x)/x 函數(shù)濾波的信號(hào)的頻域輸出。在考慮使用此技術(shù)的 AWG 時(shí)，請(qǐng)驗(yàn)證輸出的幅度是否足以滿足應(yīng)用的需求。
此外，DAC的位數(shù)決定了幅度范圍內(nèi)波形步進(jìn)的分辨率。位數(shù) N 允許 DAC 輸出 2N水平。電平數(shù)越多，波形的細(xì)節(jié)就越多。同樣，采樣速率和DAC位數(shù)也是一種權(quán)衡。雖然采樣率可以超過(guò) 10 千兆赫茲，但 DAC 位數(shù)的范圍可以從高采樣率的 8 位和低采樣率的 16 位不等。
內(nèi)存要求
內(nèi)存量決定了可以生成的信號(hào)的長(zhǎng)度。如果采樣率為 1 GS/s，段內(nèi)存為 16GS，則最大播放時(shí)間為 16 秒。
此外，存儲(chǔ)器的組織決定了樂(lè)器在演奏復(fù)雜波形序列時(shí)的靈活性。AWG 存儲(chǔ)器通常分為多個(gè)段，如圖 1 所示。例如，在一段中定義一個(gè)公共波形，并使用樂(lè)器的一段音序器重復(fù)播放單個(gè)片段，從而有效地利用內(nèi)存。這使得內(nèi)存管理更加高效，從而增加了整體播放時(shí)間。
信號(hào)純度
信號(hào)質(zhì)量決定了 AWG 與被測(cè)設(shè)備或系統(tǒng)相比具有多大的余量，以正確鑒定設(shè)備或系統(tǒng)。三個(gè)規(guī)范定義了信號(hào)純度。這三種規(guī)格是諧波失真、無(wú)雜散動(dòng)態(tài)范圍 (SFDR) 和相位噪聲。
諧波失真加上諧波，即信號(hào)基頻的整數(shù)倍。諧波產(chǎn)生于放大級(jí)，即功率輸出級(jí)。功率放大器的高效工作與輸出波形中可檢測(cè)的諧波相近。諧波的增加會(huì)使輸出波形失真。當(dāng)某些 DUT 的波形具有高諧波含量時(shí)，生產(chǎn)測(cè)試中可能會(huì)發(fā)生誤故障。在AWG的最高輸出頻率下尋找至少-50 dBc的諧波失真。
除諧波外，生成信號(hào)中雜散分量的大小和數(shù)量也會(huì)影響信號(hào)的純度。雜散來(lái)自多種來(lái)源，包括儀器時(shí)鐘和DAC的數(shù)字轉(zhuǎn)換、開(kāi)關(guān)電源轉(zhuǎn)換和噪聲以及風(fēng)扇電機(jī)。SFDR定義了沒(méi)有任何雜散成分的信號(hào)輸出的幅度。SFDR與信噪比(SNR)有關(guān)。SNR(dB)的近似值為DAC位數(shù)+6.02的1.76倍。對(duì)于16位DAC，理論SNR相當(dāng)于98 dB。圖3所示為具有16位DAC的AWG輸出的SFDR。SFDR是相對(duì)于輸出信號(hào)指定的，單位為dBc。高性能AWG的SFDR為-70 dBc或更高。
信號(hào)純度的第三個(gè)組成部分是相位噪聲。相位噪聲會(huì)在生成的信號(hào)中引入抖動(dòng)。AWG中使用的元件質(zhì)量和合成技術(shù)決定了其相位噪聲。相位噪聲定義為偏離中心頻率的輸出，單位為dBc/Hz。 圖5顯示了2 GHz信號(hào)的相位噪聲輸出示例。為了獲得出色的性能，請(qǐng)考慮選擇相位噪聲在 10 kHz 偏移低于 -100 dBc/Hz 時(shí)具有 AWG。
多通道
如果需要多個(gè)輸出，請(qǐng)選擇至少具有應(yīng)用所需輸出數(shù)量的 AWG。AWG 可以有少至兩個(gè)通道到數(shù)百個(gè)通道。請(qǐng)注意通道之間的偏差，以防通道同步是一項(xiàng)關(guān)鍵要求。確定如果需要在通道之間進(jìn)行小的相移，是否可以手動(dòng)調(diào)整AWG的偏移。高質(zhì)量的多通道 AWG 的偏移低于 20 ps。
快速波形生成
對(duì)于波形輸出基于一次或一系列測(cè)量并需要對(duì)數(shù)據(jù)做出快速響應(yīng)的應(yīng)用，AWG 需要能夠快速輸出不同的波形。量子計(jì)算中的電子戰(zhàn)測(cè)試和量子比特控制是特定波形輸出取決于測(cè)量數(shù)據(jù)的兩個(gè)示例。必要的響應(yīng)包括將波形從存儲(chǔ)器快速加載到信號(hào)鏈中。另一種快速響應(yīng)方法允許將數(shù)據(jù)實(shí)時(shí)傳輸?shù)絻x器中。外部數(shù)據(jù)的實(shí)時(shí)流需要高速總線，例如 PCIe Gen-3。PCIe Gen-3 的數(shù)據(jù)傳輸速率約為 7.9 GB/s，而千兆以太網(wǎng)和 USB 3.0 的傳輸速率分別約為 GB/s 和 4.8 GB/s。如果實(shí)時(shí)流式傳輸和快速波形更改是基本要求，請(qǐng)確保所選的 AWG 具有：
l 高速總線，最好是 PCIe Gen-3 總線，
l 指定的流模式，
l 控制信號(hào)和信號(hào)輸出之間的低延遲，低于 1 μs。
集成接收器
與快速波形生成功能相輔相成的是一些AWG可以配備的實(shí)時(shí)接收器。接收器與信號(hào)生成相結(jié)合，可迭代快速的控制-測(cè)量-調(diào)整操作。需要將接收器集成到 AWG 中的一個(gè)例子是優(yōu)化量子比特性能，這需要高速控制環(huán)路。
上變頻器
AWG 可以將波形上變頻為 RF 頻率。要在RF載波上生成復(fù)雜的調(diào)制協(xié)議，請(qǐng)選擇具有IQ調(diào)制器的AWG。
用于波形創(chuàng)建和編輯的軟件
了解 AWG 制造商如何輕松創(chuàng)建和編輯波形。在決定使用特定的 AWG 之前，請(qǐng)嘗試使用制造商的軟件，以確保對(duì)波形生成和編輯的實(shí)施感到滿意。如果軟件難以快速學(xué)習(xí)并且波形生成非常耗時(shí)，您可能需要考慮其他制造商的產(chǎn)品。
連接
確保您要使用的 PC 接口在您選擇的 AWG 上可用。USB 和以太網(wǎng)是許多儀器上常見(jiàn)的 PC 接口。如果您需要實(shí)時(shí)流式傳輸，則需要考慮使用 PCIe Gen-3 接口。
驗(yàn)證制造商是否提供用于控制 AWG 的驅(qū)動(dòng)程序。制造商應(yīng)具有LabView和Python驅(qū)動(dòng)程序。他們通常也會(huì)有 MatLab 和 IVI 驅(qū)動(dòng)程序。驅(qū)動(dòng)程序，尤其是編寫(xiě)良好的驅(qū)動(dòng)程序，簡(jiǎn)化了儀器控制的編碼任務(wù)。
當(dāng) AWG 與其他測(cè)試儀器連接時(shí)，您可能需要標(biāo)記和觸發(fā)信號(hào)來(lái)與其他儀器進(jìn)行通信和同步。確保您選擇的 AWG 具有足夠的數(shù)字 I/O 和標(biāo)記輸出，以滿足預(yù)期應(yīng)用的需求。
尺寸和外形
AWG 有多種尺寸。如果您的應(yīng)用是研發(fā)，您可能會(huì)發(fā)現(xiàn)帶有顯示屏和按鈕訪問(wèn)所有控件的臺(tái)式型號(hào)很方便。對(duì)于 生產(chǎn) 測(cè)試， PXI 模型 提供 了 節(jié)省 空間 的 自動(dòng) 化 測(cè)試。您需要一個(gè)小巧輕便的便攜式外殼，用于現(xiàn)場(chǎng)測(cè)試和現(xiàn)場(chǎng)服務(wù)。能夠提供所有選項(xiàng)的制造商可以簡(jiǎn)化將新產(chǎn)品從設(shè)計(jì)過(guò)渡到制造的任務(wù)。如果測(cè)試系統(tǒng)包含具有相似可操作性和性能的 AWG，則設(shè)計(jì)團(tuán)隊(duì)使用AWG進(jìn)行測(cè)試以驗(yàn)證設(shè)計(jì)性能，可以簡(jiǎn)化和加快生產(chǎn)測(cè)試開(kāi)發(fā)和測(cè)試系統(tǒng)驗(yàn)證。
選擇 AWG 的諸多考慮因素
AWG 可以具有廣泛的功能，因此，它是一種復(fù)雜的儀器。本文就選擇AWG來(lái)處理波形生成應(yīng)用時(shí)需要考慮的重要標(biāo)準(zhǔn)提出了建議。
相關(guān)產(chǎn)品推薦：
